UCC27511AQDBVRQ1 TI
Có sẵn |
UCC27511AQDBVRQ1 TI
• Đủ điều kiện cho các ứng dụng ô tô
• Đạt tiêu chuẩn AEC-Q100 với các kết quả sau:
- Nhiệt độ thiết bị Cấp 1: –40 ° C đến 125 ° C Phạm vi nhiệt độ hoạt động xung quanh
- Thiết bị HBM ESD Phân loại Cấp độ 2
- Cấp phân loại CDM ESD của thiết bị C4B
• Thiết bị điều khiển cổng chi phí thấp cung cấp sự thay thế vượt trội cho các giải pháp rời rạc NPN và PNP
• Nguồn đỉnh 4-A và ổ đĩa không đối xứng 8-A
• Dòng chìm mạnh giúp tăng cường khả năng miễn dịch chống lại Miller Turnon
• Cấu hình đầu ra phân chia (cho phép điều chỉnh dễ dàng và độc lập tốc độ bật và tắt) trong UCC27511A-Q1
• Độ trễ lan truyền nhanh (điển hình 13 ns)
• Thời gian tăng và giảm nhanh (điển hình 9 ns và 7 ns)
• Phạm vi cung cấp đơn 4,5 đến 18 V
• Đầu ra được giữ ở mức thấp trong VDD UVLO (đảm bảo hoạt động không có trục trặc khi bật nguồn và tắt nguồn)
• Ngưỡng logic đầu vào tương thích TTL và CMOS (độc lập với điện áp cung cấp)
• Ngưỡng logic trễ cho khả năng miễn nhiễm nhiễu cao
• Thiết kế đầu vào kép (lựa chọn cấu hình trình điều khiển đảo ngược (IN– chân) hoặc không đảo ngược (IN + chân))
- Pin đầu vào không sử dụng có thể được sử dụng cho chức năng Bật hoặc Tắt
• Đầu ra được giữ ở mức thấp khi các chân đầu vào nổi
• Pin đầu vào Mức điện áp tối đa tuyệt đối không bị hạn chế bởi điện áp cung cấp phân cực chân VDD
• Đủ điều kiện cho các ứng dụng ô tô
• Đạt tiêu chuẩn AEC-Q100 với các kết quả sau:
- Nhiệt độ thiết bị Cấp 1: –40 ° C đến 125 ° C Phạm vi nhiệt độ hoạt động xung quanh
- Thiết bị HBM ESD Phân loại Cấp độ 2
- Cấp phân loại CDM ESD của thiết bị C4B
• Thiết bị điều khiển cổng chi phí thấp cung cấp sự thay thế vượt trội cho các giải pháp rời rạc NPN và PNP
• Nguồn đỉnh 4-A và ổ đĩa không đối xứng 8-A
• Dòng chìm mạnh giúp tăng cường khả năng miễn dịch chống lại Miller Turnon
• Cấu hình đầu ra phân chia (cho phép điều chỉnh dễ dàng và độc lập tốc độ bật và tắt) trong UCC27511A-Q1
• Độ trễ lan truyền nhanh (điển hình 13 ns)
• Thời gian tăng và giảm nhanh (điển hình 9 ns và 7 ns)
• Phạm vi cung cấp đơn 4,5 đến 18 V
• Đầu ra được giữ ở mức thấp trong VDD UVLO (đảm bảo hoạt động không có trục trặc khi bật nguồn và tắt nguồn)
• Ngưỡng logic đầu vào tương thích TTL và CMOS (độc lập với điện áp cung cấp)
• Ngưỡng logic trễ cho khả năng miễn nhiễm nhiễu cao
• Thiết kế đầu vào kép (lựa chọn cấu hình trình điều khiển đảo ngược (IN– chân) hoặc không đảo ngược (IN + chân))
- Pin đầu vào không sử dụng có thể được sử dụng cho chức năng Bật hoặc Tắt
• Đầu ra được giữ ở mức thấp khi các chân đầu vào nổi
• Pin đầu vào Mức điện áp tối đa tuyệt đối không bị hạn chế bởi điện áp cung cấp phân cực chân VDD
Hãy đảm bảo thông tin liên hệ của bạn là chính xác. Của bạn tin nhắn sẽ được gửi trực tiếp đến (các) người nhận và sẽ không được hiển thị công khai. Chúng tôi sẽ không bao giờ phân phối hoặc bán của bạn cá nhân thông tin cho bên thứ ba mà không có sự cho phép rõ ràng của bạn.