FS32K144UAT0VLLT NXP
Có sẵn
FS32K144UAT0VLLT NXP
• Đặc điểm hoạt động
– Dải điện áp: 2,7 V đến 5,5 V
– Phạm vi nhiệt độ môi trường xung quanh: -40 ° C đến 105 ° C cho chế độ HSRUN, -40 ° C đến 150 ° C cho chế độ RUN
• Arm™ Cortex-M4F / M0 + lõi, CPU 32-bit
- Hỗ trợ tần số lên đến 112 MHz (chế độ HSRUN) với 1.25 Dhrystone MIPS mỗi MHz
- Arm Core dựa trên Kiến trúc Armv7 và Thumb-2® ISA
– Bộ xử lý tín hiệu số tích hợp (DSP)
- Bộ điều khiển ngắt vector lồng nhau có thể định cấu hình (NVIC)
- Đơn vị dấu phẩy động chính xác đơn (FPU)
• Giao diện đồng hồ
- Bộ dao động ngoài nhanh 4 - 40 MHz (SOSC) với xung nhịp đầu vào vuông bên ngoài DC lên đến 50 MHz ở chế độ xung nhịp bên ngoài
- Bộ dao động RC nội bộ nhanh 48 MHz (FIRC)
- Bộ dao động RC bên trong chậm 8 MHz (SIRC)
- Bộ dao động công suất thấp 128 kHz (LPO)
- Vòng lặp khóa pha hệ thống lên đến 112 MHz (HSRUN) (SPLL)
– Lên đến 20 MHz TCLK và 25 MHz SWD_CLK
– Đồng hồ ngoài Real Time Counter 32 kHz (RTC_CLKIN)
• Quản lý năng lượng
- Lõi Arm Cortex-M4F / M0 + công suất thấp với hiệu quả năng lượng tuyệt vời
– Bộ điều khiển quản lý năng lượng (PMC) với nhiều chế độ nguồn: HSRUN, RUN, STOP, VLPR và VLPS.
Lưu ý: CSEc (Bảo mật) hoặc EEPROM ghi/xóa sẽ kích hoạt cờ lỗi ở chế độ HSRUN (112 MHz) vì trường hợp sử dụng này không được phép thực thi đồng thời. Thiết bị sẽ cần chuyển sang chế độ RUN (80 MHz) để thực thi ghi / xóa CSEc (Bảo mật) hoặc EEPROM.
– Đồng hồ gating và hoạt động năng lượng thấp được hỗ trợ trên các thiết bị ngoại vi cụ thể.
• Giao diện bộ nhớ và bộ nhớ
- Bộ nhớ flash chương trình lên đến 2 MB với ECC
– 64 KB FlexNVM cho bộ nhớ flash dữ liệu với mô phỏng ECC và EEPROM.
Lưu ý: CSEc (Bảo mật) hoặc EEPROM ghi/xóa sẽ kích hoạt cờ lỗi ở chế độ HSRUN (112 MHz) vì trường hợp sử dụng này không được phép thực thi đồng thời.
Thiết bị sẽ cần chuyển sang chế độ RUN (80 MHz) để thực thi ghi / xóa CSEc (Bảo mật) hoặc EEPROM.
– SRAM lên đến 256 KB với ECC
- Lên đến 4 KB FlexRAM để sử dụng làm mô phỏng SRAM hoặc EEPROM
- Bộ nhớ đệm mã lên đến 4 KB để giảm thiểu tác động hiệu suất của độ trễ truy cập bộ nhớ
- QuadSPI với hỗ trợ HyperBus™
• Tương tự tín hiệu hỗn hợp
- Lên đến hai Bộ chuyển đổi tương tự sang kỹ thuật số (ADC) 12 bit với tối đa 32 đầu vào tương tự kênh trên mỗi mô-đun
- Một bộ so sánh tương tự (CMP) với Bộ chuyển đổi kỹ thuật số sang tương tự 8 bit (DAC) bên trong
• Chức năng gỡ lỗi
– Nối tiếp Cổng gỡ lỗi JTAG (SWJ-DP) kết hợp
– Debug Watchpoint and Trace (DWT)
- Thiết bị đo đạc Trace Macrocell (ITM)
– Đơn vị giao diện cổng thử nghiệm (TPIU)
- Đơn vị Flash Patch và Breakpoint (FPB)
• Giao diện người-máy (HMI)
– Lên đến 156 chân GPIO với chức năng ngắt
- Ngắt không thể che giấu (NMI)
• Giao diện truyền thông
- Tối đa ba mô-đun Máy thu / Phát không đồng bộ phổ quát công suất thấp (LPUART / LIN) có hỗ trợ DMA và khả năng cung cấp năng lượng thấp
- Tối đa ba mô-đun Giao diện ngoại vi nối tiếp công suất thấp (LPSPI) với hỗ trợ DMA và khả năng cung cấp năng lượng thấp
- Tối đa hai mô-đun Mạch tích hợp công suất thấp (LPI2C) có hỗ trợ DMA và khả năng cung cấp năng lượng thấp
- Tối đa ba mô-đun FlexCAN (với hỗ trợ CAN-FD tùy chọn)
- Mô-đun FlexIO để mô phỏng các giao thức truyền thông và thiết bị ngoại vi (UART, I2C, SPI, I2S, LIN, PWM, v.v.).
- Lên đến một Ethernet 10 / 100Mbps với hỗ trợ IEEE1588 và hai mô-đun Giao diện âm thanh đồng bộ (SAI).
• An toàn và bảo mật
- Công cụ dịch vụ mật mã (CSEc) thực hiện một bộ chức năng mật mã toàn diện như được mô tả trong Đặc tả chức năng SHE (Phần mở rộng phần cứng an toàn). Lưu ý: CSEc (Bảo mật) hoặc EEPROM ghi/xóa sẽ kích hoạt cờ lỗi ở chế độ HSRUN (112 MHz) vì trường hợp sử dụng này không được phép thực thi đồng thời. Thiết bị sẽ cần chuyển sang chế độ RUN (80 MHz) để thực thi ghi / xóa CSEc (Bảo mật) hoặc EEPROM.
– Số nhận dạng duy nhất (ID) 128-bit
– Mã sửa lỗi (ECC) trên bộ nhớ flash và SRAM
- Bộ bảo vệ bộ nhớ hệ thống (MPU hệ thống)
- Mô-đun Kiểm tra dự phòng theo chu kỳ (CRC)
- Cơ quan giám sát nội bộ (WDOG)
- Mô-đun giám sát cơ quan giám sát bên ngoài (EWM)
• Thời gian và kiểm soát
- Lên đến tám mô-đun FlexTimers (FTM) 16 bit độc lập, cung cấp tới 64 kênh tiêu chuẩn (IC / OC / PWM)
- Một bộ hẹn giờ công suất thấp 16 bit (LPTMR) với điều khiển đánh thức linh hoạt
- Hai khối trễ có thể lập trình (PDB) với hệ thống kích hoạt linh hoạt
- Một bộ hẹn giờ ngắt công suất thấp 32-bit (LPIT) với 4 kênh
– Bộ đếm thời gian thực 32-bit (RTC)
•Gói
- Tùy chọn gói QFN 32 chân, LQFP 48 chân, LQFP 64 chân, LQFP 100 chân, MAPBGA 100 chân, LQFP 144 chân, LQFP 176 chân
• DMA 16 kênh với tối đa 63 nguồn yêu cầu sử dụng DMAMUX
• Đặc điểm hoạt động
– Dải điện áp: 2,7 V đến 5,5 V
– Phạm vi nhiệt độ môi trường xung quanh: -40 ° C đến 105 ° C cho chế độ HSRUN, -40 ° C đến 150 ° C cho chế độ RUN
• Arm™ Cortex-M4F / M0 + lõi, CPU 32-bit
- Hỗ trợ tần số lên đến 112 MHz (chế độ HSRUN) với 1.25 Dhrystone MIPS mỗi MHz
- Arm Core dựa trên Kiến trúc Armv7 và Thumb-2® ISA
– Bộ xử lý tín hiệu số tích hợp (DSP)
- Bộ điều khiển ngắt vector lồng nhau có thể định cấu hình (NVIC)
- Đơn vị dấu phẩy động chính xác đơn (FPU)
• Giao diện đồng hồ
- Bộ dao động ngoài nhanh 4 - 40 MHz (SOSC) với xung nhịp đầu vào vuông bên ngoài DC lên đến 50 MHz ở chế độ xung nhịp bên ngoài
- Bộ dao động RC nội bộ nhanh 48 MHz (FIRC)
- Bộ dao động RC bên trong chậm 8 MHz (SIRC)
- Bộ dao động công suất thấp 128 kHz (LPO)
- Vòng lặp khóa pha hệ thống lên đến 112 MHz (HSRUN) (SPLL)
– Lên đến 20 MHz TCLK và 25 MHz SWD_CLK
– Đồng hồ ngoài Real Time Counter 32 kHz (RTC_CLKIN)
• Quản lý năng lượng
- Lõi Arm Cortex-M4F / M0 + công suất thấp với hiệu quả năng lượng tuyệt vời
– Bộ điều khiển quản lý năng lượng (PMC) với nhiều chế độ nguồn: HSRUN, RUN, STOP, VLPR và VLPS.
Lưu ý: CSEc (Bảo mật) hoặc EEPROM ghi/xóa sẽ kích hoạt cờ lỗi ở chế độ HSRUN (112 MHz) vì trường hợp sử dụng này không được phép thực thi đồng thời. Thiết bị sẽ cần chuyển sang chế độ RUN (80 MHz) để thực thi ghi / xóa CSEc (Bảo mật) hoặc EEPROM.
– Đồng hồ gating và hoạt động năng lượng thấp được hỗ trợ trên các thiết bị ngoại vi cụ thể.
• Giao diện bộ nhớ và bộ nhớ
- Bộ nhớ flash chương trình lên đến 2 MB với ECC
– 64 KB FlexNVM cho bộ nhớ flash dữ liệu với mô phỏng ECC và EEPROM.
Lưu ý: CSEc (Bảo mật) hoặc EEPROM ghi/xóa sẽ kích hoạt cờ lỗi ở chế độ HSRUN (112 MHz) vì trường hợp sử dụng này không được phép thực thi đồng thời.
Thiết bị sẽ cần chuyển sang chế độ RUN (80 MHz) để thực thi ghi / xóa CSEc (Bảo mật) hoặc EEPROM.
– SRAM lên đến 256 KB với ECC
- Lên đến 4 KB FlexRAM để sử dụng làm mô phỏng SRAM hoặc EEPROM
- Bộ nhớ đệm mã lên đến 4 KB để giảm thiểu tác động hiệu suất của độ trễ truy cập bộ nhớ
- QuadSPI với hỗ trợ HyperBus™
• Tương tự tín hiệu hỗn hợp
- Lên đến hai Bộ chuyển đổi tương tự sang kỹ thuật số (ADC) 12 bit với tối đa 32 đầu vào tương tự kênh trên mỗi mô-đun
- Một bộ so sánh tương tự (CMP) với Bộ chuyển đổi kỹ thuật số sang tương tự 8 bit (DAC) bên trong
• Chức năng gỡ lỗi
– Nối tiếp Cổng gỡ lỗi JTAG (SWJ-DP) kết hợp
– Debug Watchpoint and Trace (DWT)
- Thiết bị đo đạc Trace Macrocell (ITM)
– Đơn vị giao diện cổng thử nghiệm (TPIU)
- Đơn vị Flash Patch và Breakpoint (FPB)
• Giao diện người-máy (HMI)
– Lên đến 156 chân GPIO với chức năng ngắt
- Ngắt không thể che giấu (NMI)
• Giao diện truyền thông
- Tối đa ba mô-đun Máy thu / Phát không đồng bộ phổ quát công suất thấp (LPUART / LIN) có hỗ trợ DMA và khả năng cung cấp năng lượng thấp
- Tối đa ba mô-đun Giao diện ngoại vi nối tiếp công suất thấp (LPSPI) với hỗ trợ DMA và khả năng cung cấp năng lượng thấp
- Tối đa hai mô-đun Mạch tích hợp công suất thấp (LPI2C) có hỗ trợ DMA và khả năng cung cấp năng lượng thấp
- Tối đa ba mô-đun FlexCAN (với hỗ trợ CAN-FD tùy chọn)
- Mô-đun FlexIO để mô phỏng các giao thức truyền thông và thiết bị ngoại vi (UART, I2C, SPI, I2S, LIN, PWM, v.v.).
- Lên đến một Ethernet 10 / 100Mbps với hỗ trợ IEEE1588 và hai mô-đun Giao diện âm thanh đồng bộ (SAI).
• An toàn và bảo mật
- Công cụ dịch vụ mật mã (CSEc) thực hiện một bộ chức năng mật mã toàn diện như được mô tả trong Đặc tả chức năng SHE (Phần mở rộng phần cứng an toàn). Lưu ý: CSEc (Bảo mật) hoặc EEPROM ghi/xóa sẽ kích hoạt cờ lỗi ở chế độ HSRUN (112 MHz) vì trường hợp sử dụng này không được phép thực thi đồng thời. Thiết bị sẽ cần chuyển sang chế độ RUN (80 MHz) để thực thi ghi / xóa CSEc (Bảo mật) hoặc EEPROM.
– Số nhận dạng duy nhất (ID) 128-bit
– Mã sửa lỗi (ECC) trên bộ nhớ flash và SRAM
- Bộ bảo vệ bộ nhớ hệ thống (MPU hệ thống)
- Mô-đun Kiểm tra dự phòng theo chu kỳ (CRC)
- Cơ quan giám sát nội bộ (WDOG)
- Mô-đun giám sát cơ quan giám sát bên ngoài (EWM)
• Thời gian và kiểm soát
- Lên đến tám mô-đun FlexTimers (FTM) 16 bit độc lập, cung cấp tới 64 kênh tiêu chuẩn (IC / OC / PWM)
- Một bộ hẹn giờ công suất thấp 16 bit (LPTMR) với điều khiển đánh thức linh hoạt
- Hai khối trễ có thể lập trình (PDB) với hệ thống kích hoạt linh hoạt
- Một bộ hẹn giờ ngắt công suất thấp 32-bit (LPIT) với 4 kênh
– Bộ đếm thời gian thực 32-bit (RTC)
•Gói
- Tùy chọn gói QFN 32 chân, LQFP 48 chân, LQFP 64 chân, LQFP 100 chân, MAPBGA 100 chân, LQFP 144 chân, LQFP 176 chân
• DMA 16 kênh với tối đa 63 nguồn yêu cầu sử dụng DMAMUX
Vui lòng đảm bảo thông tin liên hệ của bạn là chính xác. Của bạn Tin nhắn sẽ được gửi trực tiếp đến (các) người nhận và sẽ không được hiển thị công khai. Chúng tôi sẽ không bao giờ phân phối hoặc bán của bạn cá nhân thông tin cho bên thứ ba không có sự cho phép rõ ràng của bạn.
