SPC5746CSK1AMKU6 NXP

• Kiến trúc nguồn® 1 × 160 MHz e200z4 Vấn đề kép, CPU 32 bit - Hoạt động dấu phẩy động chính xác đơn - Bộ nhớ đệm lệnh 8 KB và bộ nhớ đệm dữ liệu 4 KB - Mã hóa độ dài thay đổi (VLE) để cải thiện mật độ mã đáng kể • Kiến trúc nguồn® 1 x 80 MHz e200z2 Vấn đề đơn, CPU 32 bit - Sử dụng mã hóa độ dài thay đổi (VLE) để giảm dấu chân kích thước mã đáng kể • ECC đầu cuối - Tất cả các bậc thầy bus ví dụ: lõi, tạo mã sửa lỗi, phát hiện lỗi kép (SECDED) cho mọi giao dịch bus - SECDED bao gồm dữ liệu 64 bit và địa chỉ 29 bit • Giao diện bộ nhớ - Bộ nhớ flash trên chip 3 MB được hỗ trợ với bộ điều khiển bộ nhớ flash - 3 x bộ đệm trang bộ nhớ flash (bộ điều khiển bộ nhớ flash 3 cổng) - SRAM trên chip 384 KB trên ba cổng RAM • Giao diện đồng hồ - tinh thể bên ngoài 8-40 MHz (FXOSC) - 16 MHz IRC (FIRC) - 128 KHz IRC (SIRC) - 32 KHz tinh thể bên ngoài (SXOSC) - Bộ giám sát đồng hồ (CMU) - Vòng lặp khóa pha điều chế tần số (FMPLL) - Bộ đếm thời gian thực (RTC) • Bộ bảo vệ bộ nhớ hệ thống (SMPU) với tối đa 32 bộ mô tả vùng và độ chi tiết vùng 16 byte • 16 Semaphores để quản lý quyền truy cập vào tài nguyên được chia sẻ • Bộ điều khiển ngắt (INTC) có khả năng định tuyến ngắt đến bất kỳ CPU nào • Kiến trúc công tắc thanh ngang để truy cập đồng thời vào các thiết bị ngoại vi, bộ nhớ flash và RAM từ nhiều bus master