SPC5606BF1MLQ6 NXP
Tính năng • Vấn đề đơn, phức hợp lõi CPU 32-bit (e200z0h) - Tuân thủ danh mục nhúng công nghệ Kiến trúc® năng lượng - Bộ lệnh nâng cao cho phép mã hóa độ dài thay đổi (VLE) để giảm kích thước mã. Với mã hóa tùy chọn của các lệnh 16-bit và 32-bit hỗn hợp, có thể giảm đáng kể dấu chân kích thước mã. • Bộ nhớ flash mã trên chip lên đến 1,5 MB được hỗ trợ với bộ điều khiển bộ nhớ flash • Bộ nhớ flash dữ liệu trên chip 64 (4 × 16) KB với ECC • SRAM trên chip lên đến 96 KB • Bộ bảo vệ bộ nhớ (MPU) với 8 bộ mô tả vùng và độ chi tiết vùng 32 byte trên một số thành viên trong gia đình nhất định (Tham khảo Bảng 1 để biết chi tiết.) • Bộ điều khiển ngắt (INTC) có khả năng xử lý 204 nguồn ngắt ưu tiên có thể lựa chọn • Vòng lặp khóa pha điều chế tần số (FMPLL) • Kiến trúc công tắc thanh ngang cho đồng thời truy cập vào các thiết bị ngoại vi, Flash hoặc RAM từ nhiều bus master • Bộ điều khiển eDMA 16 kênh với nhiều nguồn yêu cầu truyền bằng bộ ghép kênh DMA • Mô-đun hỗ trợ khởi động (BAM) hỗ trợ lập trình Flash nội bộ thông qua liên kết nối tiếp (CAN hoặc SCI) • Hẹn giờ hỗ trợ các kênh I / O cung cấp một loạt các chức năng thu hồi đầu vào 16 bit, so sánh đầu ra và điều chế độ rộng xung (eMIOS) • 2 bộ chuyển đổi tương tự sang kỹ thuật số (ADC): một 10-bit và một 12-bit • Bộ kích hoạt chéo để cho phép đồng bộ hóa chuyển đổi ADC với sự kiện hẹn giờ từ eMIOS hoặc PIT • Tối đa 6 mô-đun giao diện ngoại vi nối tiếp (DSPI)
Lên đến 10 mô-đun giao diện truyền thông nối tiếp (LINFlex) • Lên đến 6 mô-đun CAN (FlexCAN) đầy đủ nâng cao với bộ đệm có thể định cấu hình • 1 mô-đun giao diện mạch tích hợp liên (I2C) • Lên đến 149 chân đa năng có thể định cấu hình hỗ trợ các hoạt động đầu vào và đầu ra (phụ thuộc vào gói) • Bộ đếm thời gian thực (RTC) • Nguồn xung nhịp từ bộ dao động 128 kHz hoặc 16 MHz bên trong hỗ trợ đánh thức tự động với độ phân giải 1 ms với thời gian chờ tối đa là 2 giây • Hỗ trợ tùy chọn cho RTC với nguồn đồng hồ từ bộ dao động tinh thể 32 kHz bên ngoài, hỗ trợ đánh thức với độ phân giải 1 giây và thời gian chờ tối đa là 1 giờ • Lên đến 8 bộ hẹn giờ ngắt định kỳ (PIT) với độ phân giải bộ đếm 32 bit • Giao diện phát triển Nexus (NDI) theo IEEE-ISTO 5001-2003 Class Two Plus • Kiểm tra quét ranh giới thiết bị / bo mạch được hỗ trợ theo Nhóm hành động kiểm tra chung (JTAG) của IEEE (IEEE 1149.1) • Bộ điều chỉnh điện áp trên chip (VREG) để điều chỉnh nguồn cung cấp đầu vào cho tất cả các cấp độ bên trong