S9S12XS128J1MAA NXP

• CPU12X 16-bit - Tương thích hướng lên với bộ lệnh S12 ngoại trừ năm lệnh mờ (MEM, WAV, WAVR, REV, REVW) đã bị xóa - Địa chỉ được lập chỉ mục nâng cao - Truy cập vào các phân đoạn dữ liệu lớn độc lập với PPAGE
• INT (mô-đun ngắt) - Bảy cấp độ ngắt lồng nhau - Gán linh hoạt các nguồn ngắt cho mỗi mức ngắt. - Ngắt ưu tiên cao bên ngoài không thể che giấu (XIRQ) - Các đầu vào sau có thể hoạt động như Ngắt đánh thức - IRQ và XIRQ không thể che giấu - CÓ thể nhận chân - Chân nhận SCI - Tùy thuộc vào tùy chọn gói, tối đa 20 chân trên cổng J, H và P có thể định cấu hình là nhạy cảm với cạnh tăng hoặc giảm • MMC (điều khiển ánh xạ mô-đun) • DBG (mô-đun gỡ lỗi) - Giám sát bus CPU với các yêu cầu điểm ngắt loại thẻ hoặc loại lực lượng - Bộ đệm theo dõi tròn 64 x 64 bit ghi lại sự thay đổi luồng hoặc truy cập bộ nhớ thông tin • BDM (chế độ gỡ lỗi nền) • OSC_LCP (bộ dao động) — Điều khiển vòng lặp công suất thấp Bộ dao động Pierce sử dụng tinh thể 4MHz đến 16MHz — Khả năng chống ồn tốt — Tùy chọn Pierce toàn xoay sử dụng tinh thể 2MHz đến 40MHz — Độ truyền có kích thước để có biên độ khởi động tối ưu cho các tinh thể điển hình • IPLL (Tạo đồng hồ khóa pha được lọc bên trong, điều chế tần số) — Không cần thành phần bên ngoài — Tùy chọn có thể định cấu hình để trải phổ để giảm bức xạ EMC (tần số điều chế) • CRG (tạo đồng hồ và đặt lại) - Cơ quan giám sát COP - Ngắt thời gian thực - Màn hình đồng hồ - Đánh thức nhanh từ STOP ở chế độ tự đồng hồ • Tùy chọn bộ nhớ - Flash 64, 128 và 256 Kbyte - Flash Tính năng chung - 64 bit dữ liệu cộng với 8 hội chứng ECC (Mã sửa lỗi) bit cho phép sửa lỗi bit đơn và phát hiện lỗi kép - Xóa kích thước khu vực 1024 byte - Lập trình tự động và thuật toán xóa - Sơ đồ bảo vệ để ngăn chặn chương trình ngẫu nhiên hoặc xóa - Tùy chọn bảo mật để ngăn chặn truy cập trái phép - Sense-amp cài đặt mức lề để đọc - Không gian Flash dữ liệu 4 và 8 KB
- 16 bit dữ liệu cộng với 6 hội chứng ECC (Mã sửa lỗi) cho phép sửa lỗi một bit và phát hiện lỗi kép - Xóa kích thước khu vực 256 byte - Lập trình tự động và thuật toán xóa - RAM 4, 8 và 12 Kbyte • Bộ chuyển đổi tương tự sang kỹ thuật số 16 kênh, 12 bit - Độ phân giải 8/10/12 bit - 3μs, thời gian chuyển đổi đơn 10 bit - Dữ liệu kết quả căn chỉnh trái hoặc phải - Khả năng kích hoạt chuyển đổi bên ngoài và bên trong - Bộ dao động bên trong để chuyển đổi ở chế độ Dừng - Đánh thức từ nguồn điện thấp các chế độ trên > so sánh tương tự hoặc <= match — Continuous conversion mode — Multiplexer for 16 analog input channels — Multiple channel scans — Pins can also be used as digital I/O • MSCAN (1 M bit per second, CAN 2.0 A, B software compatible module) — 1 Mbit per second, CAN 2.0 A, B software compatible module – Standard and extended data frames – 0 - 8 bytes data length – Programmable bit rate up to 1 Mbps — Five receive buffers with FIFO storage scheme — Three transmit buffers with internal prioritization — Flexible identifier acceptance filter programmable as: – 2 x 32-bit – 4 x 16-bit – 8 x 8-bit — Wake-up with integrated low pass filter option — Loop back for self test — Listen-only mode to monitor CAN bus — Bus-off recovery by software intervention or automatically — 16-bit time stamp of transmitted/received messages • TIM (standard timer module) — 8 x 16-bit channels for input capture or output compare — 16-bit free-running counter with 8-bit precision prescaler — 1 x 16-bit pulse accumulator • PIT (periodic interrupt timer) — Up to four timers with independent time-out periods — Time-out periods selectable between 1 and 224 bus clock cycles
- Ngắt thời gian chờ và kích hoạt ngoại vi - Bắt đầu hẹn giờ có thể được căn chỉnh • Bộ điều chế độ rộng xung lên đến 8 kênh x 8 bit hoặc 4 kênh x 16 bit - Khoảng thời gian có thể lập trình và chu kỳ làm việc trên mỗi kênh - Đầu ra căn chỉnh trung tâm hoặc trái - Logic chọn đồng hồ có thể lập trình với nhiều dải tần số • Mô-đun giao diện ngoại vi nối tiếp (SPI) - Có thể định cấu hình cho kích thước dữ liệu 8 hoặc 16 bit - Hai chiều song công hoặc dây đơn - Truyền và nhận bộ đệm kép - Chế độ chính hoặc phụ - MSB-đầu tiên hoặc dịch chuyển đầu tiên LSB - Các tùy chọn phân cực, pha đồng hồ nối tiếp • Hai giao diện truyền thông nối tiếp (SCI) - Hoạt động dây song công hoặc dây đơn - Định dạng đánh dấu / không gian tiêu chuẩn không trở về không (NRZ) - Định dạng IrDA 1.4 quay trở lại không đảo ngược (RZI) có thể lựa chọn với độ rộng xung có thể lập trình - Lựa chọn tốc độ truyền 13 bit - Độ dài ký tự có thể lập trình - Phân cực có thể lập trình cho máy phát và máy thu - Nhận đánh thức trên cạnh hoạt động - Phát hiện ngắt và phát hiện va chạm truyền hỗ trợ LIN • Bộ điều chỉnh điện áp trên chip - Hai bộ điều chỉnh điện áp tuyến tính, song song với tham chiếu khe hở dải - Phát hiện điện áp thấp (LVD) với ngắt điện áp thấp (LVI) - Mạch đặt lại bật nguồn (POR) - Đặt lại điện áp thấp (LVR) • Bộ hẹn giờ đánh thức công suất thấp (API) - Bộ dao động bên trong điều khiển bộ đếm giảm - Có thể trimmable đến độ chính xác +/- 5% - Khoảng thời gian hết thời gian từ 0,2ms đến ~ 13 giây với độ phân giải 0,2ms • Đầu vào / Đầu ra - Lên đến 91 chân đầu vào / đầu ra (I / O) mục đích chung tùy thuộc vào tùy chọn gói và chỉ 2 đầu vào chân - Độ trễ và thiết bị kéo lên/kéo xuống có thể định cấu hình trên tất cả các chân đầu vào - Cường độ ổ đĩa có thể định cấu hình trên tất cả các chân đầu ra • Tùy chọn gói - Gói phẳng bốn cấu hình thấp 112 chân (LQFP) - Gói phẳng bốn chân 80 chân (QFP)
- 64 chân low-profile quad flat-pack (LQFP) • Điều kiện hoạt động - Nguồn cung cấp đơn rộng Voltage phạm vi 3.135 V đến 5.5 V ở hiệu suất tối đa - Nguồn cung cấp riêng biệt cho bộ điều chỉnh điện áp bên trong và I / O cho phép lọc EMC được tối ưu hóa - Tần số bus CPU tối đa 40MHz - Phạm vi nhiệt độ môi trường xung quanh –40 ° C đến 125 ° C — Tùy chọn nhiệt độ: – –40 ° C đến 85 ° C – –40 ° C đến 105 ° C – –40 ° C đến 125 ° C