S9S12G192F0CLL NXP


• Lõi CPU S12
• Đèn flash trên chip lên đến 240 Kbyte với ECC
• Lên đến 4 Kbyte EEPROM với ECC
• SRAM trên chip lên đến 11 Kbyte
• Hệ số tần số vòng khóa pha (IPLL) với bộ lọc bên trong
• Bộ dao động Pierce được điều khiển biên độ 4–16 MHz
• Bộ dao động RC bên trong 1 MHz
• Mô-đun hẹn giờ (TIM) hỗ trợ tối đa tám kênh cung cấp một loạt các chức năng chụp đầu vào 16-bit, so sánh đầu ra, bộ đếm và tích lũy xung
• Mô-đun điều chế độ rộng xung (PWM) với tối đa tám kênh x 8 bit
• Bộ chuyển đổi tương tự sang kỹ thuật số (ADC) xấp xỉ liên tiếp lên đến 16 kênh, độ phân giải 10 hoặc 12 bit
• Lên đến hai bộ chuyển đổi kỹ thuật số sang tương tự 8 bit (DAC)
• Lên đến một bộ so sánh tương tự 5V (ACMP)
• Lên đến ba mô-đun giao diện ngoại vi nối tiếp (SPI)
• Lên đến ba mô-đun giao diện truyền thông nối tiếp (SCI) hỗ trợ giao tiếp LIN
• Lên đến một mô-đun mạng khu vực điều khiển đa khả năng mở rộng (MSCAN) (hỗ trợ giao thức CAN 2.0A / B)
• Bộ điều chỉnh điện áp trên chip (VREG) để điều chỉnh nguồn cung cấp đầu vào và tất cả các điện áp bên trong
• Ngắt định kỳ tự động (API)
• Tham chiếu điện áp cố định chính xác để chuyển đổi ADC
• Mô-đun suy giảm điện áp tham chiếu tùy chọn để tăng độ chính xác ADC