S9S12DG12F1MFUE NXP

• HCS12 Core - CPU HCS16 12 bit i. Tương thích hướng lên với bộ hướng dẫn M68HC11 ii. Ngắt xếp chồng và mô hình lập trình viên giống hệt với M68HC11 iii.20-bit ALU iv. Hàng đợi lệnh v. Địa chỉ được lập chỉ mục nâng cao - MEBI (Giao diện bus bên ngoài ghép kênh) - MMC (Điều khiển ánh xạ mô-đun) - INT (Điều khiển ngắt) - BKP (Điểm ngắt) - BDM (Mô-đun gỡ lỗi nền) • CRG (Bộ tạo đồng hồ và đặt lại) - Lựa chọn bộ dao động Colpitts dòng điện thấp hoặc Bộ dao động Pierce tiêu chuẩn - PLL - cơ quan giám sát COP - ngắt thời gian thực - màn hình đồng hồ • Cổng 8 bit và 4 bit với chức năng ngắt Hướng dẫn sử dụng thiết bị - 9S12DT128DGV2 / D V02.16 26 Chất bán dẫn Freescale - Lọc kỹ thuật số - Kích hoạt cạnh tăng hoặc giảm có thể lập trình • Bộ nhớ - EEPROM flash 128K - EEPROM 2K byte - RAM 8K byte • Hai bộ chuyển đổi tương tự sang kỹ thuật số 8 kênh - Độ phân giải 10 bit - Khả năng kích hoạt chuyển đổi bên ngoài • Ba mô-đun tương thích phần mềm CAN 2.0 A, B 1M bit mỗi giây - Năm bộ đệm nhận và ba bộ đệm truyền - Bộ lọc nhận dạng linh hoạt có thể lập trình dưới dạng 2 x 32 bit, 4 x 16 bit hoặc 8 x 8 bit - Bốn kênh ngắt riêng biệt cho Rx, Tx, lỗi và đánh thức - Chức năng đánh thức bộ lọc thông thấp - Vòng lặp lại để hoạt động tự kiểm tra • Hẹn giờ chụp nâng cao - Bộ đếm chính 16 bit với bộ chia tỷ lệ trước 7 bit - 8 kênh so sánh đầu vào hoặc đầu ra có thể lập trình - Bốn bộ tích lũy xung 8 bit hoặc hai 16 bit • 8 kênh PWM - Khoảng thời gian và chu kỳ làm việc có thể lập trình - 8 kênh 8 bit hoặc 16 kênh 4 kênh - Điều khiển riêng biệt cho từng độ rộng xung và chu kỳ làm việc - Đầu ra căn chỉnh trung tâm hoặc căn chỉnh trái - Logic chọn đồng hồ có thể lập trình với một dải tần số rộng - Đầu vào tắt khẩn cấp nhanh - Có thể sử dụng làm đầu vào ngắt • Giao diện nối tiếp - Hai giao diện truyền thông nối tiếp không đồng bộ (SCI) - Hai giao diện ngoại vi nối tiếp đồng bộ (SPI) - Byteflight • Hướng dẫn sử dụng thiết bị Bộ điều khiển liên kết dữ liệu Byte (BDLC) - 9S12DT128DGV2 / D V02.16 Freescale Semiconductor 27 • Giao diện mạng truyền thông dữ liệu SAE J1850 Class B - Tương thích và tương thích ISO cho tốc độ thấp (<125 Kbps) Serial Data Communications in Automotive Applications • Inter-IC Bus (IIC) – Compatible with I2C Bus standard – Multi-master operation – Software programmable for one of 256 different serial clock frequencies • 112-Pin LQFP and 80-Pin QFP package options – I/O lines with 5V input and drive capability – 5V A/D converter inputs – Operation at 50MHz equivalent to 25MHz Bus Speed – Development support – Single-wire background debug™ mode – On-chip hardware breakpoints