S912XEP100W1MALR NXP
Có sẵn
S912XEP100W1MALR NXP
• CPU12X 16 bit — Tương thích hướng lên với bộ lệnh MC9S12 ngoại trừ năm lệnh mờ (MEM, WAV, WAVR, REV, REVW) đã bị xóa — Địa chỉ được lập chỉ mục nâng cao — Truy cập vào các phân đoạn dữ liệu lớn độc lập với PPAGE • INT (mô-đun ngắt) — Tám cấp độ ngắt lồng nhau — Gán linh hoạt các nguồn ngắt cho từng mức ngắt. - Ngắt ưu tiên cao bên ngoài không thể che giấu (XIRQ) - Ngắt Bộ bảo vệ bộ nhớ ưu tiên cao không thể che giấu bên trong - Lên đến 24 chân trên các cổng J, H và P có thể định cấu hình dưới dạng ngắt nhạy cảm với cạnh tăng hoặc giảm • EBI (giao diện bus bên ngoài) (chỉ có sẵn trong các gói 208 chân và 144 chân) - Lên đến bốn đầu ra chọn chip để chọn không gian địa chỉ 16K, 1M, 2M và lên đến 4MByte - Mỗi đầu ra chọn chip có thể được định cấu hình để hoàn thành giao dịch trên hết thời gian của một trong hai bộ tạo trạng thái chờ hoặc hủy xác nhận tín hiệu EWAIT • MMC (điều khiển ánh xạ mô-đun) • DBG (mô-đun gỡ lỗi) — Giám sát bus CPU và / hoặc XGATE với các yêu cầu điểm ngắt loại thẻ hoặc loại lực — Bộ đệm theo dõi tròn 64 x 64 bit ghi lại thông tin truy cập bộ nhớ hoặc thay đổi luồng • BDM (chế độ gỡ lỗi nền) • MPU (đơn vị bảo vệ bộ nhớ) — 8 vùng địa chỉ có thể xác định cho mỗi tác vụ chương trình đang hoạt động — Độ chi tiết của phạm vi địa chỉ thấp tới 8 byte — Không ghi / Không thực thi Thuộc tính bảo vệ - Ngắt không thể che giấu khi vi phạm truy cập • XGATE - Mô-đun đồng xử lý I / O hiệu suất cao, có thể lập trình - Truyền dữ liệu đến hoặc từ tất cả các thiết bị ngoại vi và RAM mà không cần sự can thiệp của CPU hoặc trạng thái chờ CPU - Thực hiện các phép toán logic, dịch chuyển, số học và bit trên dữ liệu - Có thể làm gián đoạn hoàn thành truyền tín hiệu CPU HCS12X - Kích hoạt từ bất kỳ mô-đun phần cứng nào cũng như từ CPU có thể - Hai mức ngắt để phục vụ các tác vụ ưu tiên cao - Phần cứng hỗ trợ khởi tạo con trỏ ngăn xếp • OSC_LCP (bộ dao động) - Điều khiển vòng lặp công suất thấp Bộ dao động Pierce sử dụng tinh thể 4MHz đến 16MHz - Khả năng chống nhiễu tốt - Tùy chọn Pierce toàn xoay sử dụng tinh thể 2MHz đến 40MHz - Kích thước độ truyền để có biên độ khởi động tối ưu cho các tinh thể điển hình • IPLL (Tạo đồng hồ vòng lặp khóa pha điều chế tần số, được lọc bên trong)
- Không cần các thành phần bên ngoài - Tùy chọn có thể định cấu hình để trải phổ để giảm bức xạ EMC (điều chế tần số) • CRG (tạo đồng hồ và đặt lại) - Cơ quan giám sát COP - Ngắt thời gian thực - Màn hình đồng hồ - Đánh thức nhanh từ STOP ở chế độ đồng hồ tự - Tùy chọn bộ nhớ - 128K, 256k, 384K, 512K, 768K và 1M byte Flash - EEPROM mô phỏng 2K, 4K byte - 12K, 16K, 24K, 32K, RAM 48K và 64K Byte • Tính năng chung của Flash — 64 bit dữ liệu cộng với 8 hội chứng bit ECC (Mã sửa lỗi) cho phép sửa lỗi một bit và phát hiện lỗi kép — Xóa kích thước khu vực 1024 byte — Lập trình tự động và thuật toán xóa • Tính năng D-Flash — Lên đến 32 Kbyte bộ nhớ D-Flash với các khu vực 256 byte để người dùng truy cập. - Các lệnh chuyên dụng để kiểm soát quyền truy cập vào bộ nhớ D-Flash qua hoạt động EEE. - Sửa lỗi một bit và phát hiện lỗi bit kép trong một từ trong các hoạt động đọc. - Lập trình tự động và thuật toán xóa với xác minh và tạo các bit chẵn lẻ ECC. - Xóa khu vực nhanh và hoạt động chương trình từ. - Khả năng lập trình tối đa bốn từ trong một chuỗi liên tục • Các tính năng EEPROM mô phỏng - Xử lý tệp EEE tự động bằng Bộ điều khiển bộ nhớ bên trong. - Tự động chuyển dữ liệu EEE hợp lệ từ bộ nhớ D-Flash sang RAM đệm khi đặt lại. - Khả năng theo dõi số lượng các từ RAM bộ đệm liên quan đến EEE còn lại để được lập trình vào bộ nhớ D-Flash. - Khả năng tắt hoạt động EEE và cho phép truy cập ưu tiên vào bộ nhớ D-Flash. - Khả năng hủy tất cả các hoạt động EEE đang chờ xử lý và cho phép truy cập ưu tiên vào bộ nhớ D-Flash. • Hai bộ chuyển đổi tương tự sang kỹ thuật số 16 kênh, 12 bit - Độ phân giải 8/10/12 bit - 3μs, thời gian chuyển đổi đơn 10 bit - Dữ liệu kết quả trái / phải, có dấu / không ký - Khả năng kích hoạt chuyển đổi bên ngoài và bên trong - Bộ dao động bên trong để chuyển đổi ở chế độ Dừng - Đánh thức từ các chế độ công suất thấp khi so sánh tương tự > hoặc <= match • Five MSCAN (1 M bit per second, CAN 2.0 A, B software compatible modules) — Five receive and three transmit buffers
- Bộ lọc nhận dạng linh hoạt có thể lập trình dưới dạng 2 x 32 bit, 4 x 16 bit hoặc 8 x 8 bit - Bốn kênh ngắt riêng biệt cho Rx, Tx, lỗi và đánh thức - Chức năng đánh thức bộ lọc thông thấp - Lặp lại để hoạt động tự kiểm tra • ECT (hẹn giờ chụp nâng cao) - 8 x 16 kênh để chụp đầu vào hoặc so sánh đầu ra - Bộ đếm chạy tự do 16 bit với bộ chuẩn trước chính xác 8 bit - Bộ đếm mô đun giảm 16 bit với bộ chuẩn trước chính xác 8 bit - Bốn hoặc hai Bộ tích lũy xung 16 bit • TIM (mô-đun hẹn giờ tiêu chuẩn) — 8 kênh 16 bit để chụp đầu vào hoặc so sánh đầu ra — Bộ đếm chạy tự do 16 bit với bộ chuẩn trước chính xác 8 bit — Bộ tích lũy xung 1 x 16 bit • PIT (hẹn giờ ngắt định kỳ) — Lên đến tám bộ hẹn giờ với khoảng thời gian hết thời gian độc lập — Khoảng thời gian chờ có thể lựa chọn từ 1 đến 224 chu kỳ đồng hồ bus — Ngắt hết thời gian chờ và kích hoạt ngoại vi • 8 kênh PWM (bộ điều chế độ rộng xung) — 8 kênh x 8 bit hoặc 4 kênh x Bộ điều chế độ rộng xung 16-bit - khoảng thời gian có thể lập trình và chu kỳ làm việc trên mỗi kênh - Đầu ra căn trung tâm hoặc trái - Logic chọn đồng hồ có thể lập trình với nhiều dải tần số - Đầu vào tắt khẩn cấp nhanh • Ba mô-đun giao diện ngoại vi nối tiếp (SPI) - Có thể định cấu hình cho kích thước dữ liệu 8 hoặc 16 bit • Tám giao diện truyền thông nối tiếp (SCI) - Định dạng đánh dấu / không gian tiêu chuẩn không (NRZ) - Định dạng đảo ngược (RZI) IrDA 1.4 có thể lựa chọn với độ rộng xung có thể lập trình • Hai Mô-đun bus liên IC (IIC) - Hoạt động đa chính - Phần mềm có thể lập trình cho một trong 256 tần số xung nhịp nối tiếp khác nhau - Hỗ trợ chế độ phát sóng - Hỗ trợ địa chỉ 10 bit • Bộ điều chỉnh điện áp trên chip - Hai bộ điều chỉnh điện áp tuyến tính, song song với tham chiếu khoảng cách băng tần - Phát hiện điện áp thấp (LVD) với ngắt điện áp thấp (LVI) - Mạch đặt lại bật nguồn (POR) - Hoạt động phạm vi 3.3V và 5V - Đặt lại điện áp thấp (LVR)
• Hẹn giờ đánh thức công suất thấp (API) - Có sẵn ở tất cả các chế độ bao gồm Chế độ dừng hoàn toàn - Có thể trimm đến độ chính xác + -5% - Khoảng thời gian chờ nằm trong khoảng từ 0,2ms đến ~ 13 giây với độ phân giải 0,2ms • Đầu vào / Đầu ra - Lên đến 152 chân đầu vào / đầu ra (I / O) có mục đích chung cộng với 2 chân chỉ đầu vào - Độ trễ và thiết bị kéo lên / kéo xuống có thể định cấu hình trên tất cả các chân đầu vào - Cường độ ổ đĩa có thể định cấu hình trên tất cả các chân đầu ra • Tùy chọn gói - MAPBGA 208 chân - 144 chân low-profile quad flat-pack (LQFP) - 112 chân thấpfile quad flat-pack (LQFP) — 80-pin quad flat-pack (QFP) • Tần số bus CPU tối đa 50MHz, tần số bus XGATE tối đa 100MHz
• CPU12X 16 bit — Tương thích hướng lên với bộ lệnh MC9S12 ngoại trừ năm lệnh mờ (MEM, WAV, WAVR, REV, REVW) đã bị xóa — Địa chỉ được lập chỉ mục nâng cao — Truy cập vào các phân đoạn dữ liệu lớn độc lập với PPAGE • INT (mô-đun ngắt) — Tám cấp độ ngắt lồng nhau — Gán linh hoạt các nguồn ngắt cho từng mức ngắt. - Ngắt ưu tiên cao bên ngoài không thể che giấu (XIRQ) - Ngắt Bộ bảo vệ bộ nhớ ưu tiên cao không thể che giấu bên trong - Lên đến 24 chân trên các cổng J, H và P có thể định cấu hình dưới dạng ngắt nhạy cảm với cạnh tăng hoặc giảm • EBI (giao diện bus bên ngoài) (chỉ có sẵn trong các gói 208 chân và 144 chân) - Lên đến bốn đầu ra chọn chip để chọn không gian địa chỉ 16K, 1M, 2M và lên đến 4MByte - Mỗi đầu ra chọn chip có thể được định cấu hình để hoàn thành giao dịch trên hết thời gian của một trong hai bộ tạo trạng thái chờ hoặc hủy xác nhận tín hiệu EWAIT • MMC (điều khiển ánh xạ mô-đun) • DBG (mô-đun gỡ lỗi) — Giám sát bus CPU và / hoặc XGATE với các yêu cầu điểm ngắt loại thẻ hoặc loại lực — Bộ đệm theo dõi tròn 64 x 64 bit ghi lại thông tin truy cập bộ nhớ hoặc thay đổi luồng • BDM (chế độ gỡ lỗi nền) • MPU (đơn vị bảo vệ bộ nhớ) — 8 vùng địa chỉ có thể xác định cho mỗi tác vụ chương trình đang hoạt động — Độ chi tiết của phạm vi địa chỉ thấp tới 8 byte — Không ghi / Không thực thi Thuộc tính bảo vệ - Ngắt không thể che giấu khi vi phạm truy cập • XGATE - Mô-đun đồng xử lý I / O hiệu suất cao, có thể lập trình - Truyền dữ liệu đến hoặc từ tất cả các thiết bị ngoại vi và RAM mà không cần sự can thiệp của CPU hoặc trạng thái chờ CPU - Thực hiện các phép toán logic, dịch chuyển, số học và bit trên dữ liệu - Có thể làm gián đoạn hoàn thành truyền tín hiệu CPU HCS12X - Kích hoạt từ bất kỳ mô-đun phần cứng nào cũng như từ CPU có thể - Hai mức ngắt để phục vụ các tác vụ ưu tiên cao - Phần cứng hỗ trợ khởi tạo con trỏ ngăn xếp • OSC_LCP (bộ dao động) - Điều khiển vòng lặp công suất thấp Bộ dao động Pierce sử dụng tinh thể 4MHz đến 16MHz - Khả năng chống nhiễu tốt - Tùy chọn Pierce toàn xoay sử dụng tinh thể 2MHz đến 40MHz - Kích thước độ truyền để có biên độ khởi động tối ưu cho các tinh thể điển hình • IPLL (Tạo đồng hồ vòng lặp khóa pha điều chế tần số, được lọc bên trong)
- Không cần các thành phần bên ngoài - Tùy chọn có thể định cấu hình để trải phổ để giảm bức xạ EMC (điều chế tần số) • CRG (tạo đồng hồ và đặt lại) - Cơ quan giám sát COP - Ngắt thời gian thực - Màn hình đồng hồ - Đánh thức nhanh từ STOP ở chế độ đồng hồ tự - Tùy chọn bộ nhớ - 128K, 256k, 384K, 512K, 768K và 1M byte Flash - EEPROM mô phỏng 2K, 4K byte - 12K, 16K, 24K, 32K, RAM 48K và 64K Byte • Tính năng chung của Flash — 64 bit dữ liệu cộng với 8 hội chứng bit ECC (Mã sửa lỗi) cho phép sửa lỗi một bit và phát hiện lỗi kép — Xóa kích thước khu vực 1024 byte — Lập trình tự động và thuật toán xóa • Tính năng D-Flash — Lên đến 32 Kbyte bộ nhớ D-Flash với các khu vực 256 byte để người dùng truy cập. - Các lệnh chuyên dụng để kiểm soát quyền truy cập vào bộ nhớ D-Flash qua hoạt động EEE. - Sửa lỗi một bit và phát hiện lỗi bit kép trong một từ trong các hoạt động đọc. - Lập trình tự động và thuật toán xóa với xác minh và tạo các bit chẵn lẻ ECC. - Xóa khu vực nhanh và hoạt động chương trình từ. - Khả năng lập trình tối đa bốn từ trong một chuỗi liên tục • Các tính năng EEPROM mô phỏng - Xử lý tệp EEE tự động bằng Bộ điều khiển bộ nhớ bên trong. - Tự động chuyển dữ liệu EEE hợp lệ từ bộ nhớ D-Flash sang RAM đệm khi đặt lại. - Khả năng theo dõi số lượng các từ RAM bộ đệm liên quan đến EEE còn lại để được lập trình vào bộ nhớ D-Flash. - Khả năng tắt hoạt động EEE và cho phép truy cập ưu tiên vào bộ nhớ D-Flash. - Khả năng hủy tất cả các hoạt động EEE đang chờ xử lý và cho phép truy cập ưu tiên vào bộ nhớ D-Flash. • Hai bộ chuyển đổi tương tự sang kỹ thuật số 16 kênh, 12 bit - Độ phân giải 8/10/12 bit - 3μs, thời gian chuyển đổi đơn 10 bit - Dữ liệu kết quả trái / phải, có dấu / không ký - Khả năng kích hoạt chuyển đổi bên ngoài và bên trong - Bộ dao động bên trong để chuyển đổi ở chế độ Dừng - Đánh thức từ các chế độ công suất thấp khi so sánh tương tự > hoặc <= match • Five MSCAN (1 M bit per second, CAN 2.0 A, B software compatible modules) — Five receive and three transmit buffers
- Bộ lọc nhận dạng linh hoạt có thể lập trình dưới dạng 2 x 32 bit, 4 x 16 bit hoặc 8 x 8 bit - Bốn kênh ngắt riêng biệt cho Rx, Tx, lỗi và đánh thức - Chức năng đánh thức bộ lọc thông thấp - Lặp lại để hoạt động tự kiểm tra • ECT (hẹn giờ chụp nâng cao) - 8 x 16 kênh để chụp đầu vào hoặc so sánh đầu ra - Bộ đếm chạy tự do 16 bit với bộ chuẩn trước chính xác 8 bit - Bộ đếm mô đun giảm 16 bit với bộ chuẩn trước chính xác 8 bit - Bốn hoặc hai Bộ tích lũy xung 16 bit • TIM (mô-đun hẹn giờ tiêu chuẩn) — 8 kênh 16 bit để chụp đầu vào hoặc so sánh đầu ra — Bộ đếm chạy tự do 16 bit với bộ chuẩn trước chính xác 8 bit — Bộ tích lũy xung 1 x 16 bit • PIT (hẹn giờ ngắt định kỳ) — Lên đến tám bộ hẹn giờ với khoảng thời gian hết thời gian độc lập — Khoảng thời gian chờ có thể lựa chọn từ 1 đến 224 chu kỳ đồng hồ bus — Ngắt hết thời gian chờ và kích hoạt ngoại vi • 8 kênh PWM (bộ điều chế độ rộng xung) — 8 kênh x 8 bit hoặc 4 kênh x Bộ điều chế độ rộng xung 16-bit - khoảng thời gian có thể lập trình và chu kỳ làm việc trên mỗi kênh - Đầu ra căn trung tâm hoặc trái - Logic chọn đồng hồ có thể lập trình với nhiều dải tần số - Đầu vào tắt khẩn cấp nhanh • Ba mô-đun giao diện ngoại vi nối tiếp (SPI) - Có thể định cấu hình cho kích thước dữ liệu 8 hoặc 16 bit • Tám giao diện truyền thông nối tiếp (SCI) - Định dạng đánh dấu / không gian tiêu chuẩn không (NRZ) - Định dạng đảo ngược (RZI) IrDA 1.4 có thể lựa chọn với độ rộng xung có thể lập trình • Hai Mô-đun bus liên IC (IIC) - Hoạt động đa chính - Phần mềm có thể lập trình cho một trong 256 tần số xung nhịp nối tiếp khác nhau - Hỗ trợ chế độ phát sóng - Hỗ trợ địa chỉ 10 bit • Bộ điều chỉnh điện áp trên chip - Hai bộ điều chỉnh điện áp tuyến tính, song song với tham chiếu khoảng cách băng tần - Phát hiện điện áp thấp (LVD) với ngắt điện áp thấp (LVI) - Mạch đặt lại bật nguồn (POR) - Hoạt động phạm vi 3.3V và 5V - Đặt lại điện áp thấp (LVR)
• Hẹn giờ đánh thức công suất thấp (API) - Có sẵn ở tất cả các chế độ bao gồm Chế độ dừng hoàn toàn - Có thể trimm đến độ chính xác + -5% - Khoảng thời gian chờ nằm trong khoảng từ 0,2ms đến ~ 13 giây với độ phân giải 0,2ms • Đầu vào / Đầu ra - Lên đến 152 chân đầu vào / đầu ra (I / O) có mục đích chung cộng với 2 chân chỉ đầu vào - Độ trễ và thiết bị kéo lên / kéo xuống có thể định cấu hình trên tất cả các chân đầu vào - Cường độ ổ đĩa có thể định cấu hình trên tất cả các chân đầu ra • Tùy chọn gói - MAPBGA 208 chân - 144 chân low-profile quad flat-pack (LQFP) - 112 chân thấpfile quad flat-pack (LQFP) — 80-pin quad flat-pack (QFP) • Tần số bus CPU tối đa 50MHz, tần số bus XGATE tối đa 100MHz
Hãy đảm bảo thông tin liên hệ của bạn là chính xác. Của bạn tin nhắn sẽ được gửi trực tiếp đến (các) người nhận và sẽ không được hiển thị công khai. Chúng tôi sẽ không bao giờ phân phối hoặc bán của bạn cá nhân thông tin cho bên thứ ba mà không có sự cho phép rõ ràng của bạn.
