MCIMX6U6AVM08AC NXP


Bộ xử lý i.MX 6Solo / 6DualLite dựa trên Nền tảng Arm Cortex-A9 MPCore, có các tính năng sau:
• i.MX 6Solo hỗ trợ Arm Cortex-A9 MPCore đơn (với TrustZone)
• i.MX 6DualLite hỗ trợ Arm Cortex-A9 MPCore kép (với TrustZone)
• Cấu hình lõi đối xứng, trong đó mỗi lõi bao gồm:
- Bộ nhớ cache hướng dẫn 32 KByte L1
- Bộ nhớ đệm dữ liệu 32 KByte L1
- Bộ hẹn giờ và cơ quan giám sát riêng
- Bộ đồng xử lý Cortex-A9 NEON MPE (Media Processing Engine)
Tổ hợp Arm Cortex-A9 MPCore bao gồm:
• Bộ điều khiển ngắt chung (GIC) với hỗ trợ ngắt 128
• Hẹn giờ toàn cầu
• Bộ điều khiển Snoop (SCU)
• Bộ nhớ đệm I/D L2 hợp nhất 512 KB:
- Được sử dụng bởi một lõi trong i.MX 6Solo
- Được chia sẻ bởi hai lõi trong i.MX 6DualLite
• Hai đầu ra giao diện bus AXI chính của bộ đệm L2
• Tần số của lõi (bao gồm bộ đệm NEON và L1), theo Bảng 8.
• Bộ đồng xử lý NEON MPE
- Kiến trúc xử lý phương tiện SIMD
- Tệp thanh ghi NEON với các thanh ghi đa năng 32x64-bit
- Đường ống thực thi NEON Integer (ALU, Shift, MAC)
- Đường ống thực thi dấu phẩy động kép, độ chính xác đơn NEON (FADD, FMUL)
- NEON tải / lưu trữ và đường ống permute
Hệ thống bộ nhớ cấp SoC bao gồm các thành phần bổ sung sau:
- ROM khởi động, bao gồm HAB (96 KB)
- Đa phương tiện nội bộ / chia sẻ, RAM truy cập nhanh (OCRAM, 128 KB)
- RAM an toàn / không an toàn (16 KB)